【導讀】在電路設計過程中關于上拉電阻的取值的問題要倍加注意。上拉電阻取值不準確就會導致結果也不準確。本文就上拉電阻的取值問題，以實例分析的方式為大家解析上拉電阻取值偏差可能造成的影響。
圖1P1口工作原理圖
如果上拉電阻值過小，Vcc灌入端口的電流（Ic）將較大，這樣會導致MOS管V2（三極管）不完全導通（Ib*β，有飽和狀態(tài)變成放大狀態(tài)，這樣端口輸出的低電平值增大（i2c協(xié)議規(guī)定，端口輸出低電平的最高允許值為0.4v）。
如果上拉電阻過大，加上線上的總線電容，由于RC影響，會帶來上升時間的增大（下降延是芯片內的晶體管，是有源驅動，速度較快；上升延是無源的外接電阻，速度慢），而且上拉電阻過大，即引起輸出阻抗的增大，當輸出阻抗和負載的阻抗可以比擬的時，則輸出的高電平會分壓而減少。
I2C的上拉電阻可以是1.5K、2.2K、4.7K，電阻的大小對時序有一定影響，對信號的上升時間和下降時間也有影響，一般接1.5K或2.2K。
實驗
接入200K上拉電阻，結果觀察到信號上升時間增大，方波變成三角波。I2C上拉電阻確定有一個計算公式：
Rmin={Vdd（min）-o.4V}/3mA
Rmax=（T/0.874）*c，T=1us100KHz，T=0.3us400KHz
C是BuscapacitanceRp最大值由總線最大容限（Cbmax）決定，Rp最小值由Vio與上拉驅動電流（最大取3mA）決定；于是Rpmin=5V/3mA≈1.7K（Vio=5V）或者2.8V/3mA≈1K（Vio=2.8V）。
Rpmax的取值：100Kbps總線的負載最大容限lt;=400pF；快速模式，400Kbps總線的負載最大容限lt；=200pF，根據(jù)具體使用情況、目前的器件制造工藝、PCB的走線距離等因素以及標準的向下兼容性，設計中以快速模式為基礎，即總線負載電容lt；200pF，也就是傳輸速度可以上到400Kbps是不成問題的。于是Rpmax可以取的范圍是1.8K~7K Vio=5V對應50pF~200pF根據(jù)Rpmin與Rpmax的限制范圍，一般取5.1K Vio=5V，負載容限的環(huán)境要求也容易達到。在2.8V系統(tǒng)中，console設計選3.3K，portable/handset等低供耗的設計選4.7K犧牲速度換取電池使用時間。
總的來說：電源電壓限制了上拉電阻的最小值；負載電容（總線電容）限制了上拉電阻的最大值。
在I2c總線可以串連300歐姆電阻RS可以用于防止SDA和SCL線的高電壓毛刺：I2c從設備的數(shù)量受總線電容，lt;=400pF的限制。
本文以實例的角度出發(fā)，為大家講解了上拉電阻取值在偏大或者偏小的情況下會出現(xiàn)的情況，并對每種情況進行了獨到的分析，希望大家在閱讀過本文之后能夠有所收獲。
相關閱讀：
上拉電阻在告警時發(fā)揮著什么作用？
為什么上拉電阻要在TL431上并聯(lián)一個RC？
經(jīng)驗總結：關于上拉電阻的選擇及其他知識點
